

Espacenet

Bibliographic data: JP 7177523 (A)

ARCHITECTURE OF VIDEO DATA DECODER

Publication date:

1995-07-14

Inventor(s):

HASHIMOTO SEIJI; FURANKU ERU RAKUTSUKO SHINIA +

Applicant(s):

Classification:

TEXAS INSTRUMENTS INC +

•

G06T9/00; H04N5/92; H04N5/937; H04N7/26; H04N7/32; H04N7/36; H04N7/50; (IPC1-7): H04N5/92; H04N5/937;

international:

7411/30, 110411/30, (IFC 1-7). 110411/3/92, 1104

H04N7/32

- European:

H04N7/26L; H04N7/26L2; H04N7/26L4; H04N7/36C;

H04N7/36C4; H04N7/50

Application

number:

JP19940190390 19940812

Priority number

(s):

US19930107098 19930813

Also published

JP 3615241 (B2)US 5646688 (A)


as:

US 5646688 (A)
US 5608459 (A)

Abstract of JP 7177523 (A)

PURPOSE: To provide video data decoding architecture for providing sufficient processing speed by efficiently and speedily accessing a required memory system. CONSTITUTION: A video data processor 10 includes a 1st substrate 12 and a 2nd substrate 14 and a system decoder 16, input buffer 18 and syntax analytic circuit 20 are formed on the 1st substrate 12. The syntax analytic circuit 20 retrieves video data information from an input data stream and supplies a coefficient through a dequantizing unit 22 and a transformation unit 24. Further, motion vector information is output from the syntax analytic circuit 20. The 2nd substrate 14 includes plural frame buffers 38, 40 and 44. The frame buffers 38, 40 and 44 store decoded video information.; Motion compensation modules 26a and 26b execute predicted calculation to information received from the video data stream and the other decoded images. A raster scan output buffer 46 outputs decoded video information.

Last updated: 26.04.2011 Worldwide Database 5.7.23; 92p



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-177523

(43)公開日 平成7年(1995)7月14日

(51) Int.Cl.6

庁内整理番号 識別記号

 \mathbf{F} I

技術表示箇所

H 0 4 N 7/32

5/92 5/937

H04N 7/137

7.

5/ 92

H

審査請求 未請求 請求項の数1 OL (全 8 頁) 最終頁に続く

(21)出顯番号

特顯平6-190390

(22) 出願日

平成6年(1994)8月12日

(31)優先権主張番号 08/107098

(32)優先日

1993年8月13日

(33)優先権主張国

米国 (US)

(71) 出額人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス、ノース

セントラルエクスプレスウエイ 13500

(72)発明者 橋本 征史

茨城県つくば市小野川14-32

(72)発明者 フランク エル ラクツコ シニア

アメリカ合衆国 テキサス州 75002 ア

レンストーン クリーク 300


(74)代理人 弁理士 中村 稔 (外6名)

(54) 【発明の名称】 ビデオデータデコーダのアーキテクチャ

(57)【要約】

【目的】 所要メモリシステムに効率的且つ迅速にアク セスして充分な処理速度が得られるビデオデータ復号ア ーキテクチャを提供する。

【構成】 ビデオデータ処理装置は第1のサブストレー トと第2のサブストレートとを含み、システムデコー ダ、入力バッファ及び構文解析回路が第1のサブストレ ート上に形成されている。構文解析回路は入力データス トリームからビデオデータ情報を検索し、量子化解除ユ ニット及び変換ユニットを通して係数を供給する。更 に、運動ベクトル情報が構文解析回路から出力される。 第2のサブストレートは複数のフレームバッファを含 む。フレームバッファは復号されたビデオ情報を記憶す る。運動補償モジュールはビデオデータストリーム並び に復号済の他の画像から受けた情報に対する予測される 計算を遂行する。ラスタ走査出力バッファは復号された ビデオ情報を出力する。



【特許請求の範囲】

【請求項1】 符号化されたデータストリームを処理す るためのビデオデータ処理装置であって、

第1の半導体サブストレート上に形成され、データスト リームの少なくとも一部分を構文解析して符号化された 画像データと運動ベクトルデータとを出力するように動 作可能な構文解析回路と、

上記第1の半導体サブストレート上に形成されていて上 記構文解析回路に接続され、上記画像データを処理する ように動作可能な変換回路と、

第2の半導体サブストレート上に形成されていて上記構 文解析回路に接続され、上記運動ベクトルデータを処理 するように動作可能な運動補償回路と、

上記第2の半導体サブストレート上に形成され、ビデオ 画像データの少なくとも1つの完全フレームを表すデー タを記憶するように動作可能な画像メモリ回路とを具備 することを特徴とするビデオデータ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般的にはデータ処理 20 の分野に関し、特定的には改良されたビデオデータ復号 アーキテクチャに関する。

[0002]

【従来の技術】最新のデータ伝送における重要な面は、 データ転送速度を高めるためのデータ圧縮及び圧縮解除 に関する能力である。これらの重要性は、大量のデータ を含むビデオデータ伝送を取り扱う上で特に明白であ る。全運動ビデオは、画像の解像力及び大きさに依存し て毎秒 30 フレーム(もしくは画像)程度で符号化し、 伝送し、復号し、そして表示することを含む。これらの 30 応用に含まれる転送すべきデータは莫大な量になり得る から、データ伝送問題も極めて困難になり得る。ビデオ データの伝送に固有の問題は、画像がある瞬時から別の 瞬時までは大きく変化しないことから、ビデオデータの 順次フレームは大きい冗長度を有しているという事実に よって救われる。即ち、この事実から、ビデオデータの 1つのフレームとその隣接するフレームとの間の差分を 通信する差分信号を符号化することができる。加えて、 単一の画像内の対象を追跡することは可能であり、それ クトルとして表現することができる。これによりある画 像を横切って運動する対象を符号化するために必要なデ ータは、その対象に対応付けられたデータを符号化し、 次いで運動ベクトルを符号化して次のフレーム内のその 対象が何処へ移動したかを指示することによって大幅に 減少させることができる。

【0003】データストリーム内に含まれる圧縮された 画像、差分データで表されている予測情報、及び運動補 償ベクトル情報(これらは全てが符号化されている)を 復号するためには、膨大な量のデータ処理が必要であ

る。復号プロセス中に隣接画像を使用することから、こ の復号プロセスに含まれるデータ処理は、大量のメモリ アクセスを必要とする。データ圧縮のこれらの種々の技 術を使用するためには、ビデオデータ復号装置の速度及 び操作性におけるメモリへのアクセス能力が臨界的な要 因になってきている。

[0004]

【発明の概要】従って、種々のデータ圧縮技術を使用す ることが可能な、しかも所要メモリシステムに効率的 10 に、且つ迅速にアクセスすることによって充分な処理速 度を提供するビデオデータ復号アーキテクチャに対する 要望が存在している。本発明によれば、先行アーキテク チャが有していた欠陥を実質的に減少乃至は排除するビ デオデータ復号アーキテクチャが提供される。本発明の 一実施例によれば、第1の集積された半導体サブストレ ート上に形成された構文解析回路及びデータ変換回路を 具備するビデオデータ処理装置が提供される。運動補償 回路及び画像メモリ回路は第2の集積された半導体サブ ストレート上に構成されている。本発明のさらなる実施 例によれば、システムデコーダ回路及び入力バッファ回 路も第1の半導体サブストレート上に形成されている。 また出力バッファ回路が第2の半導体サブストレート上 に構成されている。以下に添付図面を参照して本発明の 実施例を説明する。

[0005]

【実施例】図1はビデオデータ復号装置10の概要ブロ ック線図である。装置10は、例えばMPEG構文を使 用して符号化されたオーディオ及びビデオデータからな っていてよい符号化されたデータストリームを受信する ように動作可能である。装置10は、符号化されたデー タストリームから特定のビデオチャネルを抽出し、抽出 したチャネルを復号し、そして復号されたビデオデータ のフレームを出力して表示させるように動作可能であ る。本発明の重要な技術的長所は、装置10が第1の半 導体サブストレート12及び第2の半導体サブストレー ト14上に形成されていることである。このアーキテク チャの利点に関しては以下に説明するが、要約すれば、 装置10の成分をサブストレート12及び14に細分し たことによってサブストレート12及び14の外部への らの運動は、これもまた符号化することができる運動べ 40 データ転送が最小になることから、装置10を最も効率 的に動作させることができる。半導体サブストレートか ら外部へデータを転送するには、外部バスの形成及び動 作が必要である。外部バスは本質的に半導体サブストレ ート内部バスよりも低速であり、集積システム内に外部 バスを実現するために必要な費用及び大きさの点から見 て高価である。

> 【0006】再び図1を参照する。装置10は、符号化 された入力データストリームを受信するように動作可能 なシステムデコーダ16を含む。システムデコーダ16 50 は、合衆国特許出願一連番号 08/021,007 号 "集積され

たオーディオデコーダシステム及び動作方法"、合衆国 特許出願一連番号 08/054,127 号 "オーディオデコーダ 回路及び方法"、合衆国特許出願一連番号 08/054,768 号"ハードウェアフィルタ回路"、及び合衆国特許出願 一連番号 08/054,126 号"システムデコーダ回路及び動 作方法"の図2を参照して記述されているシステムデコ ーダ回路に類似のアーキテクチャ及び回路からなること ができる。システムデコーダ16は、符号化された入力 データストリームを多重化解除(デマルチプレクス)し てデータストリームから単一のビデオチャネルを抽出 し、そのチャネルを構成しているデータを入力バッファ 18へ出力するように動作する。入力バッファ18は、 システムデコーダ16が抽出したチャネルを記憶するの に充分な量のダイナミックランダムアクセスメモリを備 えている。本発明の代替実施例によれば、システムデコ ーダ16はサブストレート12とは異なる分離したサブ ストレート上に形成させることができる。システムデコ ーダ16は、多チャネルの情報を抽出して幾つかの復号 装置へ供給するように動作させることができる。例え ば、ビデオデータ復号装置10は、分離したオーディオ 20 復号装置(両装置は同一の符号化されたデータストリー ム内に含まれる異なるチャネルに対して並列に動作す る)と並列に動作させることができる。装置10及び分 離したオーディオ復号装置は、入力データストリームを 2 もしくはそれ以上の並列復号装置に対して多重化解除 するように動作するシステム復号回路もしくは集積され たシステム復号装置を共有することができる。本発明の 更に別の実施例によれば、入力バッファ18も並列復号 装置に共有させることができ、またシステムデコーダ 1 6と同一のサブストレート上に形成させることも、もし 30 くは代替として別の専用バッファサブストレート上に形 成させることもできる。

【0007】入力バッファ18内に記憶されたデータ は、構文解析(parser)回路20によって入力バッフ ア18から検索される。入力バッファ18内に記憶され たデータは、ホフマン符号化されている。構文解析回路 20は、ホフマン符号を復号するように機能する。入力 バッファ18内に記憶されたデータは、復号すべき画像 に対応付けられた情報の少なくとも2つの基本集合から なる。この情報は、この情報を量子化することによって 圧縮されている。実際の離散余弦変換係数を抽出するた めに必要なこの情報は、構文解析回路20から量子化解 除 (dequantization) 機能を遂行する量子化解除ユニ ット22へ印加される。量子化解除された情報は、逆離 散余弦変換(IDCT)ユニット24へ出力される。変 換ユニット24はデータに対して逆離散余弦変換を遂行 して実際のビデオ画像データを形成し、このデータをサ ブストレート12から出力する。構文解析回路20は、 入力バッファ18内に記憶されているデータストリーム 50 析回路20は最初のIピクチャに対応付けられたデータ

から、運動ベクトルデータからなる情報の第2の集合を 抽出するようにも機能する。この運動ベクトル情報は構 文解析回路20からサブストレート12の外へ出力さ れ、運動補償回路26へ供給される。図1に示すこの回 路26は運動補償モジュール26a及び運動補償モジュ ール26bからなり、サブストレート14上に形成され ている。変換されたビデオ画像データは逆離散余弦変換 ユニット24から、サブストレート14上に形成された 入力バッファ28へ出力される。

【0008】運動補償モジュール26aは、半画素算術 論理演算ユニット(ALU)30と入力バッファ32と からなる。同様に、運動補償モジュール26 bは、半画 素ALU34と入力バッファ36とからなる。ALU3 0及び34は構文解析回路20から運動ベクトル情報を 受信し、運動補償計算を遂行して差分画像データを求 め、それを入力バッファ32及び36内に記憶する。運 動補償モジュール26aは、Iピクチャフレームバッフ ァ38からビデオ画像データをも受信している。 同様 に、運動補償モジュール26bはPピクチャフレームバ ッファ40からビデオ画像データを受信している。以下 に説明するように、運動補償モジュール26a及び26 bは、Iピクチャ及びPピクチャからのデータを使用し て差分信号を形成し、これらの信号は加算モジュール4 2において入力バッファ28からの信号に加算される。 加算モジュール42の出力は、Iピクチャフレームバッ ファ38、Pピクチャフレームバッファ40もしくはB ピクチャフレームバッファ44へ選択的に入力すること ができる。Iピクチャフレームバッファ38、Pピクチ ャフレームバッファ40もしくはBピクチャフレームバ ッファ44内に記憶されているピクチャデータは、ラス タ走査出力バッファ46へ出力することができる。ラス タ走査出力バッファ46は、フレームバッファ38、4 0及び44から情報を検索し、ビデオデータを適当な表 示装置へ出力する。

【0009】本発明の代替実施例によれば、ラスタ走査 出力バッファ46は、物理的にフレームバッファ38、 40及び44とは異なるサブストレート上に配置するこ とができる。例えば、ラスタ走査出力バッファ46はサ ブストレート12上に位置決めすると有利であるかも知 なる。情報の第1の集合は一組の離散余弦変換係数から 40 れない。ラスタ走査出力バッファ46は、ビデオ画像の 濾波を含む種々の事後処理機能を遂行するシステムを含 むこともできる。図2は、MPEG構文を使用して符号 化されたビデオ画像を担持するデータストリームを復号 する際の装置10の動作を示すデータ流れ図である。図 2の最上部は、入力データの流れの始めに [ピクチャが 含まれていることを示している。図2の最上部に示す正 しいデータストリームは、多重化されたデータストリー ムからシステムデコーダ16によって検索され、前述し たように入力バッファ18へ配置される。次いで構文解

を検索し、そのデータを量子化解除ユニット22及び逆 離散余弦変換ユニット24へ直接供給する。MPEC構 文によれば、Iピクチャはそれに対応付けられた運動べ クトルを有しておらず、変換ユニット24によって形成 される回像はビデオ画像データの完全フレームである。 データのこのフレームは入力バッファ28へ供給され、 加算モジュール42において運動補償モジュール26a 及び26bからの0値と加算される。このような変化し ない画像データは入力バッファ28からIピクチャフレ ームバッファ38内へ供給される。図2の最下部に示す 10 ように、Iピクチャフレームバッファ38内に記憶され た [ピクチャが、ラスタ走査出力バッファ 4 6 によって 出力されるビデオデータの最初の出力である。

【0010】入力データストリームからの情報の次のフ レームは、Pピクチャに対応するデータからなる。

"P" ピクチャとは "予測される" ピクチャの意であ る。IピクチャからのデータはPピクチャの値を予測す るために使用される。符号化に当たって、データストリ ーム全体はPピクチャとIピクチャとの差分と、そのフ レーム内の対象の位置の変化を決定する運動ベクトルだ けが符号化されて圧縮されている。従って、構文解析回 路20はデータストリームから差分情報を検索し、この 差分情報は量子化解除ユニット22において量子化解除 され、そして変換ユニット24において変換される。次 いで差分信号は入力バッファ28内に記憶される。同様 に、運動ベクトル情報は運動補償モジュール26aに供 給される。半画素ALU30は運動ベクトルから、及び Iピクチャフレームバッファから情報を検索し、運動補 償されたフレームを計算して入力バッファ32へ出力す る。次いで加算モジュール42は、入力バッファ32か 30 らの補償済フレームと、入力バッファ28内に記憶され ている差分信号とを加算して、データの全Pピクチャフ レームを形成する。このデータはPピクチャフレームバ ッファ40内に記憶される。

【0011】より良好な予測を達成するために、半画素 ALU30及び半画素ALU34は隣接する画素の値を 平均することができる。運動ベクトルをより良好に予測 できるようにするために、単一の画素、2画素もしくは 4 画素を平均することができる。入力データ流からの次 ピクチャが最終データ出力のIピクチャとPピクチャと の間に位置決めされるものとして、順方向予測及び逆方 向予測の両方を使用する。即ち、Bピクチャ情報の最初 のフレームは構文解析回路20から量子化解除ユニット 22及び変換ユニット24へ供給される。変換ユニット 2.4からの出力も差分信号であり、入力バッファ2.8内 へ入力される。Bピクチャフレームに対応付けられた運 動ベクトル情報は、運動補償モジュール26a及び運動 補償モジュール26bへ出力される。順方向予測は、運 動補償モジュール26aにおいてIピクチャフレームバ 50

ッファ38からデータを検索することによって遂行され る。同様に、逆方向予測は、運動補償モジュール26 b においてPピクチャフレームバッファ40からデータを 検索することによって遂行される。信号は、入力バッフ

ア28、入力バッファ32及び入力バッファ36から検 索され、Bピクチャフレームバッファ44内にロードさ れる前に加算モジュール42において一緒に平均され

る。

【0012】図2の最下部に示す出力データ流は、Pピ クチャが復号されてPピクチャフレームバッファ40内 ヘロードされた後に、Iピクチャが出力されることを示 している。2つのBピクチャ画像がBピクチャフレーム バッファ内へ順次にロードされて直ちに出力される。次 いで入力データ流内の次のPピクチャが、第1のPピク チャが出力される直前に【ピクチャフレームバッファ3 8内へロードされる。順方向の予測ができることを使用 して、第1のPピクチャが第2のPピクチャを復号する ために使用される。次いで順方向及び逆方向の両予測が できることを利用して第3及び第4のBピクチャが第1 及び第2のPビクチャを使用して復号される。本発明の 一実施例によれば、ピクチャ品質の劣化を防ぐためにほ ぼ 0.5秒毎に1回 I ピクチャがデータストリーム内に含 ませている。Iピクチャが完全に復号された後に、次の Iピクチャが現れるまで順方向もしくは逆方向予測の何 れかを使用して、ビデオフレームの次の 0.5 秒分がそ れぞれ復号される。再度図1を参照する。本発明のアー キテクチャの長所は、サブストレート12とサブストレ ート14との間に必要な通信に関してフレームバッファ 38、40及び44と運動補償モジュール26a及び2 6 b との間の必要な通信を調べれば明らかである。他の ビデオ画像を引き続いて復号するために使用されるビデ オ画像を記憶するのに必要なメモリが、これらの他の画 像を形成する計算を遂行する運動補償モジュール26a 及び26 bと同一のサブストレート上に位置決めされて いるので、装置10の動作中のビデオ画像メモリへのア クセスの大部分が単一の半導体サブストレート上で行わ れるようになる。もし復号された画像を記憶するために 汎用メモリモジュールを使用すれば、他の画像を復号す るために必要な画像データへのアクセスは、運動補償計 の2つの画像はBピクチャからなる。Bピクチャは、B 40 算回路と外部メモリとの間の外部バスを通して遂行しな ければならない。必要な動作速度を得るためには、これ らの外部バスは全画像を極めて高速でアップロード及び ダウンロードするように充分な帯域幅を有していなけれ ばならない。MPEGで構文する場合、データの単一の フレームは4メガバイトの情報からなる。それ故、外部 メモリを使用して装置を動作させるには 64 ビット幅の 外部バスを有する 16 メガバイトの外部メモリが必要で ある。 64 ビット幅の外部バスは極めて高価であり、ま た動作に大電力を消費する。

【0013】対照的に、本発明のアーキテクチャによれ

ば、運動補償回路と同一のサブストレート上にメモリを 形成することができる。従って、情報をビデオメモリか ら運動補償計算ユニットへ経路指定するのに必要なバス はサブストレート14上に形成される。1つのサブスト レート上に形成されたバスの電力消費は外部バスに比し て遥かに少なく、また外部バスよりも遥かに高速で動作 させることができる。以上の如く、大きい外部バスを必 要とすることなく、符号化されたビデオデータを効率的 に処理できるアーキテクチャが提供されたのである。サ ブストレート12とサブストレート14との間の接続 は、並列運動ベクトル伝送のための1つもしくは2つの 8ビット幅のバスと、変換ユニット24から入力バッフ ァ28への入力のための1つの8ビットバスとで構成す ることができる。更に、外部メモリを使用しそして運動 補償モジュール26a及び26bとフレームバッファ3 8、40及び44との間に外部通信を必要とする場合ほ ど、これらのバスが頻繁に使用されることはない。以上 の記載に関連して、以下の各項を開示する。

(1) 符号化されたデータストリームを処理するため のビデオデータ処理装置であって、第1の半導体サブス 20 トレート上に形成され、データストリームの少なくとも 一部分を構文解析して符号化された画像データと運動べ クトルデータとを出力するように動作可能な構文解析回 路と、上記第1の半導体サブストレート上に形成されて いて上記構文解析回路に接続され、上記画像データを処 理するように動作可能な変換回路と、第2の半導体サブ ストレート上に形成されていて上記構文解析回路に接続 され、上記運動ベクトルデータを処理するように動作可 能な運動補償回路と、上記第2の半導体サブストレート 全フレームを表すデータを記憶するように動作可能な画 像メモリ回路とを具備することを特徴とするビデオデー タ処理装置。

【0014】(2) 上記符号化されたデータストリー ムは、複数の多重化されたデータストリームからなり、 上記装置が、上記第1の半導体サブストレート上に形成 され、上記符号化されたデータストリームを多重化解除 して多重化されたデータストリームの単一のデータスト リームを抽出し、上記単一の抽出されたデータストリー ムを上記構文解析回路へ出力するように動作可能なシス 40 テムデコーダ回路をも備えている上記(1)に記載の装 置。

- (3) 上記第1の半導体サブストレート上に形成され ていて上記システムデコーダ回路と上記構文解析回路と に接続され、上記システムデコーダ回路から上記単一の 抽出されたデータストリームを受信して記憶し、上記単 一の抽出されたデータストリームを上記構文解析回路へ 出力するように動作可能な入力バッファ回路をも備えて いる上記(2)に記載の装置。
- (4) 上記変換回路は、上記画像データを量子化解除 50 文解析回路と、上記第1の半導体サブストレート上に形

するように動作可能な量子化解除回路と、上記量子化解 除された画像データを変換するように動作可能な離散余 弦変換回路とを備えている上記(1)に記載の装置。

【0015】(5) 上記画像メモリ回路は、符号化さ れたデータストリームから検索されたIピクチャのビデ オ画像を表す復号された画像データを記憶するように動 作可能なⅠピクチャメモリと、符号化されたデータスト リームから検索されたPピクチャのビデオ画像を表す復 号された画像データを記憶するように動作可能なPピク チャメモリと、符号化されたデータストリームから検索 されたBピクチャのビデオ画像を表す復号された画像デ ータを記憶するように動作可能なBピクチャメモリとを 備えている上記(1)に記載の装置。

- (6) 上記運動補償回路は、上記 I ピクチャメモリに 接続されていて上記Iピクチャメモリからビデオ画像デ ータを検索するように動作可能な半画素算術論理演算ユ ニットを備えている上記(5)に記載の装置。
- (7) 上記運動補償回路は、上記Pピクチャメモリに 接続されていて上記Pピクチャメモリからビデオ画像デ ータを検索するように動作可能な半画素算術論理演算ユ ニットを備えている上記(5)に記載の装置。
- (8) 上記画像メモリ回路に接続され、復号されたビ デオ画像データを検索して上記復号されたビデオ画像デ ータを装置から出力するように動作可能なラスタ走査出 力回路をも備えている上記(1)に記載の装置。

【0016】(9) 上記ラスタ走査出力回路は、上記 第1の半導体サブストレート上に形成されている上記 (6) に記載の装置。

- (10) 上記ラスタ走査出力回路は、上記第2の半導 上に形成され、ビデオ画像データの少なくとも1つの完 30 体サブストレート上に形成されている上記(6)に記載 の装置。
 - (11) 上記運動補償回路は、半画素算術論理演算ユ ニットを備えている上記(1)に記載の装置。
 - (12) 複数の多重化されたデータストリームからな る符号化されたデータストリームを処理するためのビデ オデータ処理装置であって、第1の半導体サブストレー ト上に形成され、符号化されたデータストリームを多重 化解除して多重化されたデータストリームの単一のデー タストリームを抽出し、上記単一の抽出されたデータス トリームを出力するように動作可能なシステムデコーダ 回路と、上記第1の半導体サブストレート上に形成され ていて上記システムデコーダ回路に接続され、上記シス テムデコーダ回路から上記単一の抽出されたデータスト リームを受信して上記単一の抽出されたデータストリー ムを出力するように動作可能な入力バッファ回路と、上 記第1の半導体サブストレート上に形成されていて上記 入力バッファ回路に接続され、上記単一の抽出されたデ ータストリームを構文解析して符号化された画像データ 及び運動ベクトルデータを出力するように動作可能な構

成されていて上記構文解析回路に接続され、上記画像デ ータを処理するように動作可能な変換回路と、第2の半 導体サブストレート上に形成され、上記構文解析回路に 接続されていて上記運動ベクトルデータを処理するよう に動作可能な運動補償回路と、上記第2の半導体サブス トレート上に形成されていて上記ビデオ画像データの少 なくとも1つの完全フレームを表すデータを記憶するよ うに動作可能な画像メモリ回路とを具備することを特徴 とする装置。

タを量子化解除するように動作可能な量子化解除回路 と、上記量子化解除された画像データを変換するように 動作可能な離散余弦変換回路とを備えている上記(1 2) に記載の装置。

(14) 上記画像メモリ回路は、符号化されたデータ ストリームから検索されたIピクチャのビデオ画像を表 す復号された画像データを記憶するように動作可能な I ピクチャメモリと、符号化されたデータストリームから 検索されたPピクチャのビデオ画像を表す復号された画 像データを記憶するように動作可能なPピクチャメモリ と、符号化されたデータストリームから検索されたBピ クチャのビデオ画像を表す復号された画像データを記憶 するように動作可能なBピクチャメモリとを備えている 上記(12)に記載の装置。

(15) 上記運動補償回路は、上記 I ピクチャメモリ に接続されていて上記Iピクチャメモリからビデオ画像 データを検索するように動作可能な半画素算術論理演算 ユニットを備えている上記(14)に記載の装置。

【0018】(16) 上記運動補償回路は、上記Pピ クチャメモリに接続されていて上記 P ピクチャメモリか 30 らビデオ画像データを検索するように動作可能な半画素 算術論理演算ユニットを備えている上記(14)に記載 の装置。

- 上記画像メモリ回路に接続され、復号された (17)ビデオ画像データを検索して上記復号されたビデオ画像 データを装置から出力するように動作可能なラスタ走査 出力回路をも備えている上記(12)に記載の装置。
- (18) 上記ラスタ走査出力回路は、上記第1の半導 体サブストレート上に形成されている上記(15)に記 載の装置。
- (19) 上記ラスタ走査出力回路は、上記第2の半導 体サブストレート上に形成されている上記(15)に記 載の装置。
- (20) 上記運動補償回路は、半画素算術論理演算ユ ニットを備えている上記(12)に記載の装置。

(21) 第1のサブストレート(12)と第2のサブ ストレート(14)とを含むビデオデータ処理装置(1 0) が開示される。システムデコーダ(16)、入力バ ッファ(18)及び構文解析回路(20)が第1のサブ ストレート(12)上に形成されている。構文解析回路 (20) は入力データストリームからビデオデータ情報 を検索し、量子化解除ユニット(22)及び変換ユニッ ト(24)を通して係数を供給する。更に、運動ベクト ル情報が構文解析回路(20)から出力される。第2の 【0017】(13) 上記変換回路は、上記画像デー 10 サブストレート(14) は複数のフレームバッファ(3 8、40及び44)を含む。フレームバッファ(38、 40及び44)は復号されたビデオ情報を記憶するため に使用される。運動補償モジュール(26a及び26 b) はビデオデータストリーム並びに復号済の他の画像 から受けた情報に対する予測される計算を遂行するため

> 【0019】以上に本発明の詳細を説明したが、特許請 求の範囲によってのみ限定される本発明の範囲から逸脱 することなく、上述した実施例には種々の変化、変更及 び置換を考案し得ることを理解されたい。

に使用される。ラスタ走査出力バッファ(46)は復号 されたビデオ情報を出力するために使用される。

【図面の簡単な説明】


【図1】本発明によるビデオデータ処理アーキテクチャ の概要ブロック線図である。

【図2】ビデオデータ処理中のビデオデータバッファの 使用を説明するデータ流れ図である。


【符号の説明】

- 10 ビデオデータ復号装置
- 12 第1の半導体サブストレート
- 14 第2の半導体サブストレート
 - 16 システムデコーダ
 - 18 入力バッファ
 - 20 構文解析回路
 - 22 量子化解除ユニット
 - 24 逆離散余弦変換ユニット
 - 26 運動補償回路
 - 28 入力バッファ
 - 30、34 半画素ALU
 - 32、36 入力バッファ
- 40 38 【ピクチャフレームバッファ
 - 40 Pピクチャフレームバッファ
 - 42 加算モジュール
 - 44 Bピクチャフレームバッファ
 - 46 ラスタ走査出力バッファ

【図1】



【図2】



フロントページの続き

FΙ H O 4 N 5/93 技術表示箇所

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成13年12月21日(2001.12.21)

【公開番号】特開平7-177523

【公開日】平成7年7月14日(1995.7.14)

【年通号数】公開特許公報7-1776

【出願番号】特願平6-190390

【国際特許分類第7版】

HO4N 7/32 5/92 5/937

[FI]

HO4N 7/137 Z 5/92 H 5/93 C

【手続補正書】

【提出日】平成13年3月21日(2001.3.2 1)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 符号化されたデータストリームを処理するビデオデータ処理システムにおいて、

データストリームの少なくとも一部分を構文解析し、そして構文解析した画像データと運動ベクトルデータとを 出力する構文解析回路、

この構文解析回路から前記の構文解析した画像データを 受け取るよう接続され、そして前記の構文解析した画像 データを変換する変換回路、

復号された画像データを蓄積する画像メモリ回路、前記の構文解析回路から前記の運動ベクトルデータを受け取り、そして前記の画像メモリー回路から蓄積され、復号された画像データを受け取り、そして前記の運動ベクトルデータと前記の蓄積され、復号された画像データを処理し、そして運動補償した画像データを出力する運動補償回路、そして前記の変換回路から変換された画像データを受け取り、前記の運動補償回路から運動補償された画像データを受け取り、そして前記の復号された画像データを受け取り、そして前記の復号された画像データを出力するよう接続された集計回路を備え、

前記の画像メモリ回路は前記の集計回路から前記の復号された画像データを受け取るよう接続され、そして、符号化されたデータストリームから検索されたフレーム間 Iピクチャーのビデオ画像を表している復号された画像データを蓄積する Iピクチャーメモリ、符号化されたデータストリームから検索された、予測された Pピクチャ

一のビデオ画像を表している復号された画像データを蓄積するPピクチャーメモリ、符号化されたデータストリームから検索された、そして双方向Bピクチャーのビデオ画像を表している復号された画像データを蓄積するBピクチャーメモリを備え、少なくとも前記の集計回路、運動補償回路そして画像メモリ回路は単一の半導体サブストレートに形成されていることを特徴とするビデオデータ処理システム。

【請求項2】 前記の単一の半導体サブストレートに形成され、そして前記の変換回路からその変換された画像データを受け取り、そして変換された画像データを前記の集計回路へ出力する第1の入力バッファー回路を備えている請求項1に記載のビデオデータ処理システム。

【請求項3】 前記の運動補償回路は、前記の構文解析 回路から前記の運動ベクトルデータを受け取り、そして 前記のIピクチャーメモリから前記の蓄積され、復号さ れた画像を受け取るよう接続された第1の半画素算術演 算論理ユニット、前記の構文分析回路から前記の運動べ クトルデータを受け取り、そして前記のPピクチャーメ モリから前記の蓄積され、復号された画像データを受け 取るように接続された第2の半画素算術演算論理ユニッ ト、この第2の算術演算論理ユニットから第2の運動補 償した画像データを受け取り、そして前記の第2の運動 補償された画像データを前記の集計回路へ出力するよう 接続された第3の入力バッファーとを備え、前記の第1 と第2の算術演算論理ユニットと前記の第2と第3の入 カバッファーとは全部前記の単一の半導体サブストレー トに形成されている請求項2に記載のビデオデータ処理 システム。

【請求項4】 前記のIピクチャー、前記のPピクチャー、前記のBピクチャーを表す前記の蓄積され、復号された画像データをそれぞれ前記のIピクチャーメモリ、

前記のPピクチャーメモリ、前記のBピクチャーメモリから検索するよう、そして検索され、蓄積され、復号された画像データを出力するラスタースキャン出力回路を備えた請求項3に記載のビデオデータ処理システム。

【請求項5】 前記のラスタースキャン出力回路が前記 の単一の半導体サブストレートに形成されている請求項 4 に記載のビデオデータ処理システム。